Requested Patent:

JP64001252A

Title:

JIG FOR SEMICONDUCTOR ELEMENT TEST;

Abstracted Patent:

JP64001252;

Publication Date:

1989-01-05;

Inventor(s):

YASUDA TADASHI; others: 01;

Applicant(s):

JAPAN SYNTHETIC RUBBER CO LTD:

Application Number:

JP19870155523 19870624;

Priority Number(s):

IPC Classification:

H01L21/66; G01R31/26; G01R31/28;

Equivalents:

ABSTRACT:

PURPOSE:To simplify a test by obtaining an electrically conductive state through a sheetlike member of an anisotropically conductive elastomer in which conductive magnetic particles are dispersed in volumetric fraction of a specific range in silicone rubber with the electrode of a semiconductor element and electrodes of a printed circuit substrate.

CONSTITUTION:A sheetlike member 4 of anisotropically conductive elastomer in which 3-15% of volumetric fraction is dispersed in silicone rubber is disposed on a printed circuit substrate 3, a positioning member 6 of a semiconductor element 5A is set on the substrate 3 or the member 4, the element 5A disposed between positioning members 6 is so disposed as to be able to be pressed toward the member 4 by a pressing plate 7 having a packing 9 having a vent hole 8 and made of an elastic material on a contact face with the element 5A to press the plate 7 to obtain an electrically conductive state of the electrodes of the element 5A and the electrodes of the substrate through the member. Thus, the attachment and detachment of the semiconductor element can be extremely easily achieved.

⑫ 公 開 特 許 公 報 (A) 昭64 - 1252

(SI)Int Cl.4

識別記号

庁内整理番号

43公開 昭和64年(1989)1月5日

21/66 H 01 L 31/26 31/28 G 01 R

Z - 6851 - 5FJ - 7359 - 2G J - 6912 - 2G

審査請求 未請求 発明の数 1 (全6頁)

半導体素子試験用治具 49発明の名称

> 20特 願 昭62-155523

願 昭62(1987)6月24日 23出

⑰発 明 者 田 安

東京都中央区築地2丁目11番24号 日本合成ゴム株式会社

⑫発 明 者 永 田田

⑪出

願 人 正 樹

直

東京都中央区築地2丁目11番24号 日本合成ゴム株式会社

日本合成ゴム株式会社

沙代 理 弁理士 谷 義一 人

東京都中央区築地2丁目11番24号

胛 細

i.発明の名称

半導体素子試験用治具

- 2.特許請求の範囲
- 1) 半導体素子をブリント配線基板上に位置決め し、前記半導体素子の電極と前記プリント配線 基板の電極との間の電気的導通が得られるよう にする半導体素子試験用治具において、

シリコーンゴム中に導電性磁性体粒子を3% ~15%の体積分率で分散させてなる異方導電性 エラストマーのシート状部材を前記プリント配 線基板上に配置し、前記プリント配線基板また は前記シート状部材上に前記半導体素子の位置 決め用部材を設置し、前記位置決め用部材間に 配置された前記半導体素子を、通気孔を有し、 かつ半導体素子との接触面に弾性体からなるバ ッキンを有する押圧板により前記シート状部材 に向けて押圧可能に配置し、前記押圧板による 押圧により前記半導体素子の電極と前記プリン

ト配線基板の電極とを前記シート状部材を介し て電気的に導通状態が得られるようにしたこと を特徴とする半導体素子試験用治具。

(以下、余白)

3.発明の詳細な説明

[産業上の利用分野]

本発明は、半導体素子試験用治具に関し、詳しくは、チップキャリア型あるいはフラットバック型ICもしくはLSI等の半導体素子に対してバーン・イン・テスト等の試験を行うのに好適な半導体素子試験用治具に関する。

「従来の技術」

電子産業における近年の技術的進歩は著しく、 とりわけ、! CやしS I 等の半導体素子においては高密度化、多ピン化等が進められると共にした格が進められると共にした格が進がある。 基板に搭載される半導体素子の個数も増大した増す状態となってきた。 このような状態においませばす状態となってきた。 このような状態においる・単導体素子に対する試験用治具の開発が強く望まれている。

ところで、従来のこの種の試験用治具として は、例えば配線パターンを施した試験用基板上に 半導体素子搭載用のソケットを配置するようにし

[発明が解決しようとする問題点]

本発明の目的は、上述の従来の問題点に着目し、その解決を図るべく、チップキャリア型やフラットパック型のようにフラット電極を有する形態の半導体素子に対しても特殊なソケットを用意することなくそのまま試験用基板上にセットして試験を実施することができ、しかも微細なビッチの電極を有するものにおいても容易に対応することのできる半導体素子試験用治具を提供することにある。

[問題点を解決するための手段]

かかる目的を達成するために、本発明は、半導体素子をブリント配線基板上に位置決めし、前記半導体素子の電極と前記ブリント配線基板の電極との間の電気的導通が得られるようにする半導体素子試験用治具において、シリコーンゴム中に導電性磁性体粒子を3%~15%の体積分率で分散がすせてなる異方導電性エラストマーのシート状部材を前記ブリント配線基板上に配置し、前記ブリント配線基板上に配置し、前記ブリント配線基板または前記シート状部材上に前記半導

たものが知られており、かかる試験用治具においては、そのソケットにICやLSI等の半導体素子を装着した状態でパーン・イン・テスト等が実施されるが、ここで、その試験される半導体素子がフラットパック型やチップキャリア型である場合は、特殊なソケットを用意する必要がある。

すなわち、チップキャリア型は第5A図に示す LCC (Leadless Chip Carrier) や第5B図に示す PLCC(Plastic Leaded Chip Carrier) のように半 導体素子自体に電極リード端子を有しないものである。一方、フラットパック型は第5C図に示すように 2 辺にリード端子が設けられている SOP (Small Outline Package) や第5D図に示すように 4 辺にリード端子が設けられている QFP (Quadflat Package) 等いずれもリード端子を有しているものであるが、かかるフラット 電極を有しているものであるが、かかるフラット 電極を有しているから1 mm以下の微細ピッチで電極が設けられているから1 mm以下の微細ピッチで電極が設けられているから1 mm以下の微細ピッチで電極が設けられているから1 mm以下の微細ピッチで電極が設けられているから1 mm以下の微細ピッチで電極が設けられているから1 mm以下の微細ピッチで電極が設けられているから1 mm以下の微細ピッチで電極が設けられているから2 を発見ではない。

体素子の位置決め用部材を設置し、前記位置決め 用部材間に配置された前記半導体素子を、通気孔 を有し、かつ半導体素子との接触面に弾性体から なるパッキンを有する押圧板により前記押圧板によ の材に向けて押圧可能に配置し、前記押圧板によ る押圧により前記半導体素子の電極と前記ブリン ト配線基板の電極とを前記シート状部材を介して 電気的に導通状態が得られるようにしたことを特 微とするものである。

まず本発明に適用する異方導電性エラストマーについて述べる。

異方導電性エラストマーは一般にシート状として使用され、そのシートの厚さ方向にのみ電気的 導通が可能となるように**循道が**形成されたもの で、本発明においては隣接する電極同士間は電気 的に絶縁状態に保たれる。

かかる異方導電性エラストマーには、金属繊維や炭素繊維等の導電性繊維をシートの厚さ方向に並列に埋設したものや、導電性カーボンを含有させた導電性ゴムと絶縁性ゴムとを交互に積層した

もの、あるいは導電性磁性体粒子をエラストマー 中に均一に分散させた上その磁性体粒子を配向さ せたもの等が知られている。

これらのうち、本発明に適用可能な異方導電性 エラストマーは、導電性磁性体粒子を均一に分散 させてこれらを配向させた形態の異方導電性エラ ストマーであって、本発明では以下に述べるよう な仕様によって得られたものを使用する。

きる。

なお、上述の導電性繊維を埋設した異方導電性 エラストマーは繰返しの使用によって繊維が折れ 曲がり易く、耐久性に問題がある。また、導電性 カーボンを含有させた導電性ゴムと絶縁性ゴムと を交互に積層した異方導電性エラストマーは電気 的抵抗が大きいので、本発明の使用には適しな い。

また、本発明に用いられるプリント配線基板は、半導体素子の電極に合わせたバターン状電極(以下、「試験電極部」という)を有するもので、更に外部との電気的接続を図るための配線が試験電極部よりなされているものである。

更に、本発明に用いられる押圧板は、半導体素子が通電により発生する熱を放熱するための通気 孔を有し、かつ半導体素子との接触面に弾性体か らなるパッキンを有するものである。

[実施例]

以下に、本発明の実施例を具体的に説明する。

の逆数で与えられる数値である。

異方導電性エラストマーに用いるエラストマーには耐熱性に優れたシリコーンゴムが使用されるが、上述したような導電性磁性体粒子を含む異方導電性エラストマーを製造するにあたっては下記のような方法を挙げることができる。

ブリント配線基板3もまた絶縁スペーサ2と同様にガラスエポキシ樹脂やポリイミド樹脂等で形成することができるが、ブリント配線基板3上の電極(不図示)としては、この上に配設される異方導電性エラストマーのシート状部材(以下、単に「異方導電性部材」という)4との接触抵抗の

低減を図る点、 ならびに耐熱性を考慮して、金メ ッキを施したものが望ましい。

プリント配線基板3の上には異方導電性部材4 を配置する。ここで、第1図に示すようにプリン ト配線基板 3 上全面に異方導電性部材 4 を載置し てもよいし、あるいは第2図に示すように半導体 素子(IC)5Aをセットする部分にだけ異方導電性 郎材4を載置するようにしてもよい。なお、第1 図の場合は半導体素子5A間に半導体素子5Aの 位置決めが容易なように固定スペーサ6が設けら れるが、第2図の場合は異方導電性部材4間にも 半導体素子5Aの位置決め用に固定スペーサ6A が配置される。また、半導体素子5A間に設けら れるスペーサ6の厚さとしては、半導体素子5A の着脱が容易かつ確実に実施されるように半導体 素子の厚さに対して好ましくは25%以上かつ100 %未満、特に好ましくは40%以上かつ75%未満で ある。

7 は上述のようにしてセットされた半導体素子 5 A の上からこれらを押圧するための押圧板であ

素子 5 A に対しても好適な試験用治具を提供することができる。

第3図および第4図は本発明をフラットバック型半導体素子5Bに適用した2実施例を示す。本例の場合は、そのリード端子10を押圧板7で押圧するために、押圧板7には脚部7Aを設け、この脚部7Aによりバッキン9を介してリード端子10を異方導電性部材4に向けて押圧する。第4図の例では、分割して設けられた異方導電性部材4を位置決めするために、第2図の例と同様に、異方導電性部材4の間にもスペーサ6Aを配設する。

[発明の効果]

本発明によれば、半導体素子をブリント配線基板上にセットするのに半導体素子搭載用のソケットを設ける必要がなく、半導体素子をブリント配線基板上に直接セットすればよく、その装着および取外しが極めて容易に行えるのみならず、極めて微細なピッチの端子電極を有するチップキャリア型およびフラットバック型半導体素子に対して

り、耐然性に優れたガラスエポキシ樹脂・金属等で構成することができ、該押圧板の厚さは5~15mm程度が望ましい。また、押圧板7には個々の半導体素子5A上に通気孔8が変設してあり、これらの通気孔8によって半導体素子5Aからの熱が放散され易いようにする。更に、本例では7の通気孔8周辺の下面側に、半導体素子5Aからが放下の通気孔8周辺の下面側に、半導体をイフットに押圧するために、耐熱性の優れたフッ素ゴムやシリコーンゴム等の弾性体によるパッキン9を設ける。これらパッキン9により半導が良好に保たれるようになる。

このように構成した半導体素子試験用治具においては、押圧板7により半導体素子5Aを異方導電性部材4に向けて圧接するだけで、半導体素子5Aの電極とブリント配線基板3の電極との間で電気的導通が異方導電性部材の厚さ方向に形成された導電路を介して得られ、しかもその導電路の形成されるピッチが著しく微細なので、細かいピッチでリード端子が形成されているような半導体

も信頼度の高い電気的導通試験を簡単に実施することができ、以てパーン・イン・テスト等に好適な半導体素子試験用治具を提供することができる。

4. 図面の簡単な説明

第1図および第2図はチップキャリア型半導体素子に適用した本発明の半導体素子試験用治具の 構成の2実施例をそれぞれ模式的に示す断面図、

第3図および第4図はフラットバック型半導体素子に適用した本発明の半導体素子試験用治具の構成の2実施例をそれぞれ模式的に示す断面図、

第5A図〜第5D図は通常のチップキャリア型 およびフラットバック型半導体素子の各種形態を それぞれ示す斜視図である。

- 1…フレーム、
- 2…絶縁スペーサ、
- 3 … ブリント配線基板、
- 4 … 異方導電性部材、
- 5 A … チップキャリア型半導体素子、

医

က

713

5 B … フラットパック 型半 導体 素子、

6 , 6 A … 固定スペーサ、


7 … 押圧板、


7 A … 脚部、

В … 通気孔、

9 … パッキン、

10…リード端子。





-263**-**

怒

્ય

恕

特開昭64-1252 (6)

